Seitenleiste


Access to information is restricted depending on your login. Request login-information through our contact form.

service:hardware:appnote:jtag:jtag_cpld_programming

JTAG CPLD Programming

The following pictures show the pin assignment for programming Xilinx respectively Lattice CPLD's using Keith & Koep's JTAG debug PCB.

Xilinx CPLD

Lattice CPLD

Cookies helfen bei der Bereitstellung von Inhalten. Durch die Nutzung dieser Seiten erklären Sie sich damit einverstanden, dass Cookies auf Ihrem Rechner gespeichert werden. Weitere Information
service/hardware/appnote/jtag/jtag_cpld_programming.txt · Zuletzt geändert: 2010/02/23 14:26 von dworak